Aktyw Forum

Zarejestruj się na forum.ep.com.pl i zgłoś swój akces do Aktywu Forum. Jeśli jesteś już zarejestrowany wystarczy, że się zalogujesz.

Sprawdź punkty Zarejestruj się

Petla sprawdzajaca z limitem czasu w VHDL

Yavin
-
-
Posty:1
Rejestracja:9 gru 2009, o 11:14
Lokalizacja:skątowni
Petla sprawdzajaca z limitem czasu w VHDL

Postautor: Yavin » 9 gru 2009, o 11:28

Mam sobie sobie taki kod:

Kod: Zaznacz cały

process(WR) begin if(WR='1' AND WR'event) then . . . . . . . . . end if; end process;
W miejscu kropek chciałem zaimplementować taka oto funkcjonalność jak na obrazku i nie wiem jak to zrobić
Obrazek

dodam ze chciałem w tym procesie powtorzyc kilka razy ten kod, wiec chyba wait odpada.

Wróć do „PLD/FPGA i inne zagadnienia techniki cyfrowej”

Kto jest online

Użytkownicy przeglądający to forum: Obecnie na forum nie ma żadnego zarejestrowanego użytkownika i 16 gości