Aktyw Forum

Zarejestruj się na forum.ep.com.pl i zgłoś swój akces do Aktywu Forum. Jeśli jesteś już zarejestrowany wystarczy, że się zalogujesz.

Sprawdź punkty Zarejestruj się

Lepiej zaprogramować microprocesor czy układ FPGA

kochzg
-
-
Posty:5
Rejestracja:11 maja 2007, o 10:02
Lokalizacja:internet
Lepiej zaprogramować microprocesor czy układ FPGA

Postautor: kochzg » 3 sty 2008, o 14:14

Chce mieć dwa 4-bitowe wyjścia np:

Kod: Zaznacz cały

cycle_nr[3..0] mux_nr[3..0]
Jednak stan ich powinien zmieniać się zgodnie z kodem:

Kod: Zaznacz cały

for i:=0 to n_e-2 do begin cycle_nr[]:=i; for k:=0 to nr_of_clock_periods do; // opoznienie kilka cykli zegara for j:=i+1 do n_e-1 do begin mux_nr[]:=j; end; end;
gdzie zmienne n_e i nr_of_clock_periods są stałymi.
Istotne jest to aby wartości na wyjściach zmieniały się zgodnie z jakiś zegarem, czyli jeden takt zegara powoduje wykonanie jednego kroku poszczególnych pętli.

I nie wiem czy lepiej jest to zaimpletować do układu Altery czy do jakiego mikroprocesora.

Zdrówka
Kochzg

bartekgajos
-
-
Posty:57
Rejestracja:10 lis 2006, o 11:50
Lokalizacja:Gdansk

Postautor: bartekgajos » 3 sty 2008, o 23:23

Jeżeli nie szkoda ci pieniędzy na FPGA to taki kod bedzie duuuuuuuuuzo szybszy w FPGA niż w mikrokontrolerze ( da sie uzyskać jakieś ładne pare dziesiątek megaherców ), w kontrolerze ( zakłądam że jakiś AVR ) może jakieś pareset kiloherców.

Tylko że szkoda całego FPGA na taki kod, sprobuj może z CPLD ( MAXII lub MAX )

Czasami jest to część jakiegoś większego opracowania, wiec jeżeli masz jakieś inne funkcje do implementacji to nalkeżałoby się głębiej zastanowic.

pozdrawiam
Bartek

kochzg
-
-
Posty:5
Rejestracja:11 maja 2007, o 10:02
Lokalizacja:internet

Postautor: kochzg » 4 sty 2008, o 10:05

Maksymalna częstotliwość z jaką ma zmieniać się poszczególne stany to 2.5 MHz. Własnie pracuje nad implementacją tego kody w układzie MAX II, jednak trzeba trochę tam pokombinowac. Z drugiej strony nie znam się na programowaniu mikrokontrolerów wiec sam nie jestem wstanie ocenić możliwości tych układów.


Pozdrawiam

Kochzg

Wróć do „PLD/FPGA i inne zagadnienia techniki cyfrowej”

Kto jest online

Użytkownicy przeglądający to forum: Obecnie na forum nie ma żadnego zarejestrowanego użytkownika i 0 gości