konwersja Verilog -> Abel

[cyber]

Szukam latwego sposobu na przepisanie kodu opisu urzadzenia w jezyku Verilog na jezyk Abel ( uzywany w symulatorze Firmy XILINX ) . Prosze o pomoc !

[ziggy]

Łatwego sposobu niestety nie ma. Trzeba po prostu znać obydwa języki. Generalnie znacznie bardziej uzasadnione jest przejście w drugą stronę (Abel -> Verilog), tym bardziej, że symulator z pakietu Xilinx'a obsługuje Veriloga jaknajbardziej.