VHDL - problem, pomocy

[roni23w]

mam problem
napisze ze robie na starej kosci xs40 (xc4005xl) pod xilinx 1.5i

program glowny to timer ktory jest taktowany z osc5 i ustawia mi zadana sekwencja na 4 wyjsciach (licznik itd), to fajnie bryka

musze zrobic cos takiego zeby synchronizowac prace ukladu zewnetrzym zegarem doprowadzonym z genaratora na jakis pin
tzn gdy przyjdzie zbocze narastajace z generatora (oznaczylem to jako SYN)
ma startnac moj program(TIMER) ktory generuje mi jakies przebiegi na 4 wyjsciach

jak skonczy swoja sekwencja to znowu czeka na zbocze narastajace z generatora itd
gen i timer pracuja z rozna czestotliwoscia oczywiscie

ja probowalem robic z 2 ukladami (tzn 1 dostawal sygn z gen i sygnal sh, na wyjsciu dawal sygnal ok, a drugi uklad "timer"dostawal ok i clk, a na wyj poza swoimi wy1 wy2 byl jeszcze ok ktory ustiwial sie gdy licznik doszedl do 20 czyli gdy timer zrobil swoje)
problem w tym jak ustawic to zeby ruszylo
za bardoz synchroniczne to jest i w tym bol
moze za glupi jestem albo mam zla koncepcje


sprawa pilna a zadanie chyba nie trudne choc mi narazie nic do glowy nie przychodzi
musze to zrobic bo brakuje mi tego do ost testow a promotor jest upierdliwy
bardzo prosze o pomoc lub polecenie kogos

nie robie tego w samy vhdl tylko oba bloczki osobno i potem je lacze ale nic nie daje
jakby ktos moglby pomoc albo polecic kogos to bede wdzieczny