układu do pomiaru przesunięcia fazowego

[Kover]

Witam!

Mm wykonać projekt cyfrowego układu do pomiaru przesunięcia fazowego między dwoma napięciami o tej samej częstotliwości.
Dane:
Zakres mierzonych kątów - 0-360stopni,
Częstotliwość napięcia - 40-60 Hz,
Dokładność pomiaru - >0.1stopnia.

Na razie skupiłem się na samej symulacji w Pspice.
Zrobiłem tak:
Dwa zegary taktowane z tą samą częstotliwością 50 Hz , z tym że w jednym ustawiłem DELAY na 8uS. Oba sygnały puściłem na EXOR?a ( 7486 ) i na wyjściu otrzymałem impulsy proporcjonalne do przesunięcia. Ten sygnał puściłem na pierwsze wejście bramki AND, a na drugie znowu zegar. Porada była taka, że ten musi być o dużo większej częstotliwości, ale nie wiem dokładnie jak dużej?. Ja zrobiłem tak:

50Hz * 360 = 18000
T = 1/f => 1/18000 = 0,00005555 s - ten wynik podzieliłem na dwa 0,00027777 i to wstawiłem do ONTIME i OFFTIME

Ale to chyba głupota. Trzeci zegar ma przepuścić taką ilość impulsów które będą dawały wynik w stopniach, potem na licznik i koniec.
Niestety nie mam pojęcia na jaki licznik. Podobno mogą to być trzy liczniki 7490A, ale nie mam pojęcia jak je razem podłączyć.

Załączam plik ze schematem Pspice?a, może ktoś pokusi się by w nim pogrzebać.
Dzięki i pozdrawiam.

[Aleksander Zawada]

Niestety załączanie plików nie działa, tak więc nie zobaczę co tam naskrobałeś. Odsyłam do literatury:
Pieńkos Turczyński -układy TTL
Redioelektroniki około 1985-cały cykl "podstawy techniki cyfrowej"

Pozycji, w których to będzie jest znacznie więcej.

Zacznijmy od tego, że potrzeba dwóch przerzutników Schmidta, aby uformowały z napięć sinusoidalnych prostokąta. Był taki scalaczek TTL 74132. To cztery bramki NAND z przerzutnikiem Schmidta. Ale na Boga! Warto robić to na TTL-ach? Zresztą ja się nie znam. Osobiście zrobiłbym to na dekatronach A z 7490 składasz po prostu licznik o większej pojemności.

Pozdrawiam A.Z

[Kover]

Układ musi zostać zasymulowany w PSpice.

[_Wojciech_]

Kiedyś widziałem schemat takiego miernika (profesjonalnego) i był on oparty na uP 8051.
Producentem tego był ZIAD Bielsko-Biała
www.ziad.bielsko.pl
Może tam spróbuj czegoś poszukać.

[Kover]

Podobno jest to banalny uklad do zrobienia dla kogos kto choć odrobinę zna się na układach logicznych i programie PSpice.
Ja nie stety jestem słaby z tego tematu, dlatego proszę o pomoc.

[_Wojciech_]

Teoretycznie może tak (symulacja w SPICE to przecież teoria). W praktyce to NA PEWNO nie jest banał. Zresztą pamiętam, że tamten schemat był przeogromniasty.

Jeśli nie masz za dużo wiedzy na temat układów logicznych, to nic. Gwarantuję Ci, że tydzień spędzony nad książką do podstaw układów cyfrowych normalnemu człowiekowi wystarczy. Generalnie elektronika cyfrowa na poziomie bramek, liczników, itp. jest bardzo prosta.
uP są już trudniejsze. Układy programowalne, to wg mnie "sztuka" przez duże "S" (mnie jakoś nie idą, nie mogę załapać subtelnej różnicy polegającej na tym, że opis w VHDL, to nie program, a właśnie opis struktury).

[gawel]

Kolego _Wojciech_, podstawową różnicą jest to, że program jest sekwencyjny, tj czynności są wykonywane szeregowo jedna po drugiej, natomiast w opisie struktury w VHDL określa się dodatkowo akcje równoległe, tj wykonywane jednocześnie (to pojęcie NIDGY nie występowało w programach).

[_Wojciech_]

Gawel: Zgadzam się w 100%.
Ale jak się kodowało w C++ po parę godzin dziennie przez 5 lat, to nie tak łatwo zmienić myślenie...

[gawel]

Kolego Kover, jeżeli temat dotyczy przebiegów sinusoidalnych, to można zrobić to w następujący sposób:
1. pierwszy detektor przejścia przez zero
2. drugi detektor przejścia przez zero
3. na logice bramkowo-przerzutnikowo-licznikowej można odmierzyć czas między dwoma impulsami przejścia przez zero poprzez zliczanie impulsów o znanej i stałej częstotliwości

W zależności od częstotliwości w/w przebiegów sprawę można upraszczać poprzez zastosowanie przykładowo procesorów, lub układów gumowej logiki (układów CPLD lub FPGA). Jeżeli wynik ma być tylko wyświetlony (np w przyrządach pomiarowych), to rozwiązania zacieśnniają się do procków bo i w sumie są to najprostsze (w sensie elektronicznym) i najtańsze. Pozostanie problem napisania odpowiedniego programu, ale to już oddzielny temat.

[gawel]

Nie zauważyłem, że przebiegi są kilkadziesiąt herców, więc można to robić śmiało na prockach, nawet na takich dziadkach jak C51.

[Kover]

Niestety nie mogę zastosować procesora, zbyt duża skala integracji

rozpisuje się szerzej na ten temat pod tymi adresami.
Jeśli ktoś ma ochotę - Zapraszam

http://www.elektroda.pl/rtvforum/topic91514.html

http://www.elektroda.pl/rtvforum/topic87826.html
[/img]

[gawel]

To znaczy, że zależy ci na zaliczeniu laborki z cyferek?

[Kover]

Na laborkach to sobie poradze.
Ale na projekcie raczej nie. Muszę to zrobić do soboty.
Widzę, że marne szanse - nikt jakoś na tym forum nie wie za bardzo jak to zrobić.

[czarutek]

Mam taki pomysł, może się przyda, że aby uniezależnić pomiar od częstotliwości przebiegów mierzonych, liczniki powinny być taktowane z częstotliwością zwielokrotnioną. Skoro rozdzielczość pomiaru ma być 0,1 stopnia, to taki powielacz musiałby mnożyć częstotliwość przez kilka tysięcy, realne? Na TTLach chyba tak.

[gawel]

Jeżeli nie chcesz na procku, to na TTL trzeba zbudować normalny automat Moora lub Maleya, określić stany itd... to duży temat a do soboty został 1 dzień.

[gawel]

Jeżeli nie chcesz na procku, to na TTL trzeba zbudować normalny automat Moora lub Maleya, określić stany itd... to duży temat a do soboty został 1 dzień.

[Kover]

Doszłem do czegoś takiego :

schemat.jpg:
http://www.elektroda.pl/rtvforum/download.php?id=27485

plik do PSpice:
http://www.elektroda.pl/rtvforum/download.php?id=27348

[czarutek]

Co to jest za zegar DSTM4, skąd będzie brany?

[czarutek]

Pewnie już Kover i tak nie zdążysz, ale przyszła mi do głowy metoda oparta na zjawisku, że dwa periodyczne sygnały A i B, które spełniają założenia: oba mają przebieg prostokątny, oba mają identyczną częstotliwość i wypełnienie, itd. itc, są w fazie wtedy, gdy w każdej chwili A=B. Jest chyba nawet podobne twierdzenie.
Odwracając to, nieformalnie: te sygnały A i B na pewno nie są w fazie, jeśli tylko istnieje czas, w którym A nie= B.
O ile czegoś nie pokręciłem, to jeżeli teraz sygnały A i B uformujemy dodatkowo tak, że wypełnienia wyniosą ½ oraz przyjmiemy, że jako odczyt wystarczy podać który z sygnałów jest opóźniony i o jaki kąt, to wystarczy obserwować przez jaką część połowy okresu A nie= B. Ściślej, policzyć kąt, w którym A=B=1, odjąć go od 180 stopni oraz na podstawie informacji który z sygnałów jako pierwszy osiągnął 0 wyświetlić, że opóźniony jest ten drugi.
Sprzętowo spróbowałbym tak:
1) Częstotliwość jedenego z sygnałów, przyjmijmy A, pomnożyć przez 180 i przez wymaganą rozdzielczość wskazań, czyli razem przez 1800 (łatwo powiedzieć...). Podając ten sygnał na wejście zegarowe licznika liczącego w dół, który na wejściach danych ma liczbę 1799, zrealizujemy odejmowanie od 180 z rozdzielczością 0,1.
2) Wyjścia stanu licznika podłączyć do wejść danych zatrzasku wyzwalanego zboczem.
3) Wyjścia stanu zatrzasku połączyć z wejściami danych dekodera/drivera wyświetlacza.
I sterowanie:
1) NAND(A,B) niech narastającym zboczem załącza zatrzask/dekoder/driver wyświetlacza.
2) NOT(NAND(A,B)) niech sygnałem 0 ładuje 1799 do licznika.
3) Przerzutnik RS(A,B) niech włącza dodatkowo jakiś znak na wyświetlaczu, że jeśli A osiągnęło 0 najpierw, to opóźniony jest sygnał B. I odwrotnie.
Czyli, powinien wystarczyć układ logiczny, zawierający elementy:
1) Licznik od co namniej 1799 w dół. Byłby taktowany z częstotliwością 60*1800=108kHz, więc wyrobi się każdy. Najlepiej dekadowy, ale wtedy np. aż 4x40192
2) Zatrzask wyzwalany zboczem narastającym, mógłby być chyba 3x74LS174
3) Dekoder/driver wyświetlacza, coś w stylu 4x4511. On ma też zatrzask, ale wyzwalany poziomem 0. Można by było go wykorzystać zamiast 3x74LS174, ale trzeba by chyba było dodać układ czasowy.
4) Wyświetlacz i dodatkowo np. jedna albo dwie diody LED.
5) Układ 4xNAND2, np. 7400.
6) Powielacz częstotliwości formujący wypełnienie do ½ (x1800 uuuhh...)
Sporo tego. Skoro układ ma być sprzętowy, to może lepiej by było pokombinować na rejestrach?

[Kover]

Ten zegar(DTSM4) zastepuje mi genereator. Ma on byc ustawiny na taka czestotliwosc by przez bramke przepuscil ilosc impulsow proporcjonalna do przesuniecia fazowego.
Potem impulsy zostaja zliczane przez licznik.

Dzięki za poradę , ale nie bardzo wiem co z tym zrobić.
Mój układ jest o wiele mniej skomplikowany, a idea tez jest dobra.