Stany logiczne w ukladze CMOS

[bartek162]

Po sesji napewno bo to ciekawe tematy sa, a narazie musze sie zajac nauka, ktora mi tak duzo czasu zajmuje

[ACeK]

Napisales ze angielski jest Ci obcy dlatego proponuje Ci zapoznac sie z tymi wykladami na przyklad wyklad 26 (inverter) dokladnie tlumaczy skad sie biora stany L H lub zakazany. Gosciu mowi z troche mocnym hinduskim akcentem ale idzie go zrozumiec Powodzenia w nauce

[000andrzej]

W takim wypadku na wejściach NAND jest zawsze napięcie zasilania, czyli stan H. Zatem na wyjściu zawsze powinien być stan L, czyli ~0V.

Ja tam nie widzę podłączenia zasilania układu.