Bramka logiczna w oparciu o tranzystor

karotka · Postautor: **karotka** » 16 kwie 2008, o 17:27

Witam.
Wiem, że pewnie jest to błacha sprawa ale nie wiem jak to zrobić. Nie mogę znaleźć rzadnego schemtu na necie a i w książkach nic nie znalazłam.

Mam przedstawić dowolną bramkę logiczną w oparciu o tranzystor złączowy z kanałem n.

Proszę o pomoc.

lewandi · Postautor: **lewandi** » 16 kwie 2008, o 18:12

Witam
Jaką bramkę chcesz zrobić. Co do bramek opartych na tranzystorach MOS to nie pamietam jak to jest, bo w TTL to dla bramki NAND potrzebnych jest 3 szt. tranzystorów i cztery rezystory. Co do literatury to była kiedyś książka wydana przez panów Płoszański Moeszke (chyba tak to sie pisało), tytułu nie pamiętam , ale w tytule było coś związane z przewodnikiem.
PS
Po co koledze pojedyncza bramka, cały układ jest tańszy i lepszy.
Pozdrawiam
Lewandi

Marian B · Postautor: **Marian B** » 16 kwie 2008, o 19:06

Na samym tranzystorze z reguły robi się negację, gdyż podanie "1" na bazę (za pośrednictwem rezystora ograniczającego prąd bazy) powoduje przewodzenie tranzystora, i stan "0" na kolektorze. W kolektorze też musi być rezystor dołączony do + zasilania, i jednocześnie ograniczający prąd kolektora. A więc sam tranzystor już jest bramką logiczną negacji (NOT).
Jeżeli do bazy będzie dołączonych kilka rezystorów doprowadzających kilka "1", to na bazie uzyskamy sumę logiczną (OR), a na kolektorze negację tej sumy, czyli NOR.
To samo można uzyskać, jeżeli "1" logiczne będą do bazy doprowadzane przez diody skierowane ostrzami w stronę bazy. Doprowadzając sygnały logiczne przez diody uzyskujemy rozdzielenie sygnałów sterujących i zminimalizowanie ich wzajemnego oddziaływania na siebie.
Jeżeli diody będą połączone ostrzami w stronę sygnałów sterujących, uzyskamy na bazie iloczyn logiczny (AND), a na kolektorze negację tego iloczynu, czyli NAND.
Dzieje się tak dla tego, że jeżeli chociaż na jednym wejści będzie stan "0", to dioda z tego wejścia zewrze bazę do masy, na bazie mamy "0", na kolektorze "1".
Aby uzyskać "0" na kolektorze, na wzystkich wejściach musi być "1". To tak w skrócie.
Aby dobrze to przeanalizować, najlepiej wykonać do tego co napisałem, odpowiednie rysuneczki.

karotka · Postautor: **karotka** » 16 kwie 2008, o 19:32

Dziękuję ślicznie za odpowiedzi ale nie ukrywam Marianie , że nie wiele z tego zrozumiałam. Ja potrzebuję tylko jakiś prosty schemacik , który będzie przedstawiał jedną z bramek. Nie ukrywam lewandi, że jest to na zaliczenie. Z resztą zagadnień dałam sobie radę ale z tym mam problem.

Tomasz Gumny · Postautor: **Tomasz Gumny** » 16 kwie 2008, o 20:53

Ja potrzebuję tylko jakiś prosty schemacik , który będzie przedstawiał jedną z bramek. [...] z tym mam problem.

I nic dziwnego. Jakoś nie pamiętam bramek robionych w tej technologii, co nie znaczy, że to niemożliwe: http://en.wikipedia.org/wiki/NMOS_logic
NMOS stosowano w pamięciach statycznych RAM i rejestrach przesuwnych. Układy kalkulatorowe robiono w technologii PMOS.

Marian B · Postautor: **Marian B** » 17 kwie 2008, o 01:47

Karotce nie chodzi z pewnością o przedstawienie bramki logicznej w ten sposób, jak to jest w rzeczywistości w technologii TTL, czy CMOS. Takie bramki są skomplikowane, gdyż zawierają cały szereg elementów dodatkowych, zabezpieczających.
To jest prawdopodobnie zadanie z podstaw automatyki, gdzie głównie chodzi o rozumienie logiki i podstawowych układów logicznych.
Takie podstawowe układy logiczne (bramki) można zrealizować za pomocą rezystorów, diod i zwykłych tranzystorów, tak jak to napisałem w poprzednim poście

karotka · Postautor: **karotka** » 17 kwie 2008, o 06:51

Zgadza się Marianie to zadanie z podstaw elektroniki. Jeśli mógłbyś mi pomóc byłabym bardzo wdzięczna.

MDz · Postautor: **MDz** » 17 kwie 2008, o 11:32

Mam przedstawić dowolną bramkę logiczną w oparciu o tranzystor złączowy z kanałem n.

Pomijając egzotykę jak np. I²L
( http://pl.wikipedia.org/wiki/Integrated_Injection_Logic),
bramki cyfrowe są (były) wykonywane w jednej z 4 podstawowych technologii:

1) bipolarnej TTL i pochodnych (TTL-S, TTL-LS...)
http://pl.wikipedia.org/wiki/Transistor ... stor_Logic

2) bipolarnej ECL - b. szybkiej (czasy propagacji nawet rzędu dziesiątek ps), ale b. energochłonnej
http://pl.wikipedia.org/wiki/ECL

2) unipolarnej: P-MOS i N-MOS

3) unipolarnej , łaczącej komplementarne tranzystory N-MOS i P-MOS - czyli CMOS
http://pl.wikipedia.org/wiki/CMOS

Na temat bramek TTL (i pochodnych) oraz CMOS wszystko (prawie) znajdziesz tutaj:
http://layer.uci.agh.edu.pl/~maglay/wro ... i_teor.pdf

O bramkach TTL pisać nie będę - wszystko co mógłbym napisać i tak znajdziesz w powyższym PDF-ie. Ale zwróćmy uwagę na bramki unipolarne.

W bramkach unipolarnych (NMOS, PMOS, CMOS) używa się tranzystorów polowych z izolowaną bramką (czyli MOS) z kanałem wzbogacanym. Tzn, przy zerowym napięciu V_GS polaryzującym pomiędzy bramką a żródłem taki tranzystor nie przewodzi prądu I_DS=0. Dopiero przyłożenie napięcia bramkowego przekraczającego napięcie progowe (zależnie od technologii - V_GS_th wynosi od 1V do kilku V) powoduje zaindukowanie przewodzącego kanału pomiędzy żródłem a drenem co umożliwia przepływ prądu I_DS.
W tranzystorach N-MOS robocze napięcie bramki V_GS > 0 a prąd płynie w kierunku od drenu do źródła. Tranzystory P-MOS załącza się napięciem bramki V_GS < 0 a prąd płynie w kierunku od źródła do drenu. Stąd przy zachowaniu jednolitej konwencji strzałkowania napięć (od źródła do drenu, od źródła do bramki) i prądów (prąd wpływający do drenu jako dodatni) wychodzi, że :
I_DS(n) >0
natomiast
I_DS(p) < 0

Najprostsza bramka - czyli inwerter - w technologii CMOS składa się z dwóch tranzystorów z połączonymi bramkami (wspólne sterowanie) i drenami (wspólne wyjście).
W stanie wysokim na wejściu, czyli - trzymajac się konwencji logiki dodatniej - przy napięciu V_in bliskim napięciu zasilania Vdd , następuje załączenie dolnego tranzystora (N-MOS) a wyłączenie górnego (P-MOS), A to oznacza, że wyjście jest połączone z masą (ground - GND) i panuje na nim stan niski.
Odwrotnie - w stanie niskim na wejściu (V_in ~ 0V) następuje wyłączenie N-MOSa a załączenie P-MOSa czyli połączenie wyjścia z szyną zasilania Vdd.

Dzięki zastosowaniu tranzystorów komplementarnych nieobciążona bramka CMOS w stanie statycznym w ogóle nie pobiera prądu (zawsze jeden z tranzystorów jest wyłaczony). Wprawdzie w stanie przejściowym istnieje moment, kiedy przewodzą oba, ale w tej chwili nie jest to dla nas istotne.

Przed opracowaniem technologii CMOS konstruowano układy unipolarne złozone wyłącznie z jednego typu tranzystorów:
P-MOS (np. wczesne układy kalkulatorowe lub zegarowe zasilane napięciem ujemnym)
lub
N-MOS (w tej technologii były wykonane np. µP intel 8080 lub wczesne wersje 8051)

Co ciekawe - chyba nie zaistniały na rynku żadne układy P-MOS lub N-MOS małej skali integracji zawierające jedynie najprostsze bloki logiczne - czyli coś co byłoby odpowiednikiem serii TTL 74xx.

Podstawowy inwerter N-MOS (i per analogiam: P-MOS)
wygląda jak bramka CMOS, w której zamiast tranzystora P-MOS
(którego jeszcze nie potrafiono wykonać na wspólnej strukturze z N-MOSami)
zastosowano bierne obciążenie w postaci rezystora.

W ten sposób:
- przy stanie L na wejściu, tranzystor N-MOS jest wyłączony a rezystor podciąga wyjście do poziomu zasilania Vdd.
- przy stanie H na wejściu, tranzystor N-MOS jest załączony i zwiera wyjście do masy a przez rezystor płynie stały prąd powodujący niepotrzebne straty mocy w bramce.

W praktyce, zamiast liniowego rezystora o stosunkowo dużej wartości (trudno wykonalny i kosztowny w technice scalonej) stosowano nieliniowe źródła prądowe w postaci tranzystora N-MOS z kanałem wbudowanym (niezbyt ściśle nazywanego "tranzystorem MOS z kanałem zuobożanym") , tzn. przewodzącego pewien założony prąd przy zerowej polaryzacji bramki (przy V_GS=0 - czyli bramce połączonej na stałe ze źródłem) . Ten górny tranzystor miał za zadanie jedynie ograniczyć prąd dostarczany z szyny Vdd i (przeciwieństwie do technologii CMOS) nie był sterowany sygnałem wejsciowym.

W analogiczny sposób (a nawet wcześniej niż N-MOS) konstruowano bramki P-MOS - tyle, że w nich wszystko ulega odwróceniu - masa na górze, ujemne zasilanie Vss, itd...

Wadą bramek z niesterowanym obciażeniem w drenie tranzystora kluczującego, jest duży pobór mocy w stanie statycznym (przy "H" na wejściu).

Łącząc równolegle (dren do drenu, źródło do źródła, bramki jako osobne wejścia) kilka tranzystorów N-MOS można uzyskać bramkę NOR - czyli podstawowy funktor w technologii N-MOS (przypomnijmy: W bipolarnych TTL-ach najprostszym konstrukcyjnie funktorem był NAND).

W technologii CMOS górna gałąź P-MOS tworzy graf dopełniający dla dolnej gałęzi N-MOS. Czyli: gdy na dole mamy równoległe połączenie kilku N-MOSów to na górze musimy połączyć kilka P-MOSów szeregowo (na barana) co ogranicza możliwości dowolnej rozbudowy liczby wejść w jednym stopniu.

Wracam do Twojego pierwotnego pytania. Czy jesteś absolutnie pewna, że chodziło Ci o tranzystor _złączowy_ z kanałem N? A ściślej tranzystor polowy złączowy N-JFET ?
http://www.elektroda.net/pomoce/doc/ele ... polowe.htm
Czyli taki jak np. popularny BF245:
http://www.iele.polsl.pl/elenota/Philip ... -b-c_2.pdf

Tranzystory polowe złączowe zachowują się (prawie) analogicznie jak N-MOSy z kanałem wbudowanym ("zubożane"). tzn. przy zerowej polaryzacji kanał istnieje i przewodzi pewien prąd I_DS. Dopiero przyłożenie _ujemnej_ polaryzacji na bramkę (V_GS < 0) powoduje poszerzanie warstwy zaporowej złącza p-n i "zaciskanie" kanału aż do stanu odcięcia.

Zatem n-JFET nadawałby się do wykonania nieliniowego źródła prądowego służacego jako obciążenie w drenie tranzystora kluczującego. Ale zastosowanie go jako właściwego elementu kluczującego byłoby cokolwiek niepraktyczne.

--
MDz

karotka · Postautor: **karotka** » 17 kwie 2008, o 13:04

Pięknie opisany i właśnie o takie wytłumaczenie mi chodziło. Niestety mam zrobić schemat bramki właśnie na N JFET bo taką pracę mam do wykonania. Czy jest to w takim razie niemożliwe?

Marian B · Postautor: **Marian B** » 18 kwie 2008, o 15:58

Prawdopodobnie chodzi o takie układziki, jak na tym rysunku. Jest tam co prawda wykorzystany zwykły tranzystor npn, ale logika i działanie na tranzystorze polowym będzie taka sama, wystarczy w obwodzie bramki sterującej zmienić rezystory na 1M.
W tych układzikach "0" na wejściach musi być niskorezystancyjne (uzyskane przez zwarcie).
Nie mam obecnie do dyspozycji ani skanera, ani aparatu fotograficznego, aby przesłać nowe rysunki.

karotka · Postautor: **karotka** » 18 kwie 2008, o 19:59

Dziękuję bardzo Marianie. Powinnam dać sobie radę. Wszystkim pomagającym mi serdecznie dziękuję.

Darlington · Postautor: **Darlington** » 24 kwie 2008, o 09:22

A umiecie zrobić bramki logiczne na stykach?

Marian B · Postautor: **Marian B** » 24 kwie 2008, o 09:46

Na stykach, np. wyłączników, lub przekażników jest najprostsza realizacja bramek, gdyż występuje tzw. "intuicyjne rozumienie" zasady działania.
Np. szeregowe połączenie styków dwóch, lub więcej wyłączników da iloczyn logiczny (AND), gdyż aby jakiś odbiornik zadziałał, wszystkie wyłączniki muszą być zwarte (włączone), wyłączenie choćby jednego powoduje wyłączenie odbiornika.
Połączenie równoległe wyłączników da sumę logiczną (OR), gdyż włączenie choćby jednego powoduje włączenie odbiornika, odbiornik będzie wyłączony tylko wtedy, gdy wszystkie wyłączniki będą wyłączone.

Darlington · Postautor: **Darlington** » 24 kwie 2008, o 11:18

Na stykach, np. wyłączników, lub przekażników jest najprostsza realizacja bramek, gdyż występuje tzw. "intuicyjne rozumienie" zasady działania.
Np. szeregowe połączenie styków dwóch, lub więcej wyłączników da iloczyn logiczny (AND), gdyż aby jakiś odbiornik zadziałał, wszystkie wyłączniki muszą być zwarte (włączone), wyłączenie choćby jednego powoduje wyłączenie odbiornika.
Połączenie równoległe wyłączników da sumę logiczną (OR), gdyż włączenie choćby jednego powoduje włączenie odbiornika, odbiornik będzie wyłączony tylko wtedy, gdy wszystkie wyłączniki będą wyłączone.

To wiadomo, a Ex-OR i NOR, NAND ?

Marian B · Postautor: **Marian B** » 24 kwie 2008, o 13:19

Wszystko można zrobić na stykach. Do negacji można użyć przekażnika wykorzystując np. styki przełączne, reszta to tylko odpowiednie połączenia.
Jeżeli mamy np. AND i negację, to już mamy NAND. Jeżeli mamy OR i negację, to mamy też i NOR. Pozostałe bramki można zbudować z odpowiednich kombinacji NAND, AND, OR, NOR.
Przekażnik jest też podstawową komórką pamięci, tak jak przerzutnik, można więc zbudować liczniki, układy sekwencyjne, wszystko to co można zbudować na bramkach i przerzutnikach.
Można zbudować nawet komputer do lotów kosmicznych, oczywiście teoretycznie, bo szybkość działania trzeba by liczyć w latach, nie mniej jest to możliwe.
Pierwsze, trochę lepsze maszyny liczące były budowane na przekażnikach, kiedy jeszcze nie były znane lampy.

MDz · Postautor: **MDz** » 24 kwie 2008, o 14:36

Pierwsze, trochę lepsze maszyny liczące były budowane na przekażnikach, kiedy jeszcze nie były znane lampy.

http://pl.wikipedia.org/wiki/Konrad_Zuse

--
MDz

pajaczek · Postautor: **pajaczek** » 24 kwie 2008, o 17:43

Do negacji można użyć przekażnika wykorzystując np. styki przełączne,

Albo ze stykami NC, zamiast NO.

Z tym komputerem to bym nie przesadzal... chyba ze chodzilo Ci o symulacje, a nie pokladowy... jednak przekazniki troche waza i mejsca zajmuja

lewandi · Postautor: **lewandi** » 3 maja 2008, o 10:42

Witam
Jeśli kolega jeszcze potrzebuje pomocy to mam coś na ten temat.
Znalazłem prosty układzik dla bramki nand w technologi cmos , pmos i nmos.
Jak mi sie uda to jeszcze dzisiaj umieszcze go na forum.
Lewandi

Darlington · Postautor: **Darlington** » 3 maja 2008, o 11:47

Witam
Jeśli kolega jeszcze potrzebuje pomocy to mam coś na ten temat.
Znalazłem prosty układzik dla bramki nand w technologi cmos , pmos i nmos.
Jak mi sie uda to jeszcze dzisiaj umieszcze go na forum.
Lewandi

Byłbym bardzo wdzięczny , z góry dzięki

lewandi · Postautor: **lewandi** » 4 maja 2008, o 15:41

Witam
Wreszcie udało mi się narysować te bramki jak wcześniej obiecywałem.
Korzystałem z książki
" Elektronika" Chwaleba , Płoszański, Moeschke - wydanie z 1994
Jest to podręcznik do technikum
Sam schemat narysowałem w Micro Cap

To na razie tyle co udało mi się znaleść
Lewandi

Bramka logiczna w oparciu o tranzystor

Nand w cmos i nmos

Re: Nand w cmos i nmos

Kto jest online