Witam.
Moje pytanie dotyczy układu xc9572. Stworzyłem projekt którego zadaniem jest podział częstotliwość 25175000 przez 800. Zaprogramowany układ daje jednak na wyjściu częstotliwość 5096Hz zamiast 31,5 KHz. Przy częstotliwości wejściowej 1843200Hz wszystko jest ok. Co jest powodem błędnego działąnia licznika przy wysokich częstotliwościach? Czy układ jest za wolny (15ns)?
zybi
Aktyw Forum
Zarejestruj się na forum.ep.com.pl i zgłoś swój akces do Aktywu Forum. Jeśli jesteś już zarejestrowany wystarczy, że się zalogujesz.
Sprawdź punkty Zarejestruj sięPrędkość XC9572-15
Moderatorzy:Jacek Bogusz, Moderatorzy
Uklad (w zasadzie zaimplementowany w nim projekt) moze byc za wolny jesli:
- zle opisales licznik dzielacy (np. wykorzystales kaskadowe przeniesienia),
- nie wykorzystales globalnego wejscia CLK,
- rozrzuciles "przedziwnie" licznik po ukladzie (np. wymuszajac rozmieszczenie wyprowadzen).
Jezeli uzywasz WebPacka, to jest w niego wbudowany analizator czasowy, ktory powie Ci jaka czestotliwosc maksymalna uklad bedzie tolerowal.
Jesli nie dasz sobie rady, podeslij projekt na ep@ep.com.pl z tematem "VHDL" - > zajme sie tym, ale dopiero w poniedzialek. Do poniedzialku nie bede kontynuowal watku.
Pzdr
PZb
- zle opisales licznik dzielacy (np. wykorzystales kaskadowe przeniesienia),
- nie wykorzystales globalnego wejscia CLK,
- rozrzuciles "przedziwnie" licznik po ukladzie (np. wymuszajac rozmieszczenie wyprowadzen).
Jezeli uzywasz WebPacka, to jest w niego wbudowany analizator czasowy, ktory powie Ci jaka czestotliwosc maksymalna uklad bedzie tolerowal.
Jesli nie dasz sobie rady, podeslij projekt na ep@ep.com.pl z tematem "VHDL" - > zajme sie tym, ale dopiero w poniedzialek. Do poniedzialku nie bede kontynuowal watku.
Pzdr
PZb
Kto jest online
Użytkownicy przeglądający to forum: Obecnie na forum nie ma żadnego zarejestrowanego użytkownika i 0 gości