Witam
Mam pytanie odnośnie układu scalonego 4095. jest to przerzutnik synchroniczny JK z bramkami AND na wejściach J i K, dodatkowo jest wyposażony w wejścia S i R które działają asynchronicznie. W informacjach o układzie http://www.radanpro.com/rdownload/cd/cd_4095.pdf znalazłem że wejście zegarowe jest wyzwalane zboczem narastającym, z tabeli wynika że czas narastania impulsu musi się zawierać w przedziale od 40ns do 5us. Ale nic nie pisze na temat amplitudy przebiegu. Jaki musi być minimalny skok amplitudy aby układ został wyzwolony? W normalnych zastosowaniach najczęściej skok jest od 0 do napięcia zasilania, ale czy gdyby napięcie się zmieniło od np. z 1/3 do 2/3 wartości napięcia zasilającego to czy układ został by wyzwolony?
Aktyw Forum
Zarejestruj się na forum.ep.com.pl i zgłoś swój akces do Aktywu Forum. Jeśli jesteś już zarejestrowany wystarczy, że się zalogujesz.
Sprawdź punkty Zarejestruj sięCD4095 - wyzwalanie zboczem
Moderatorzy:Jacek Bogusz, Moderatorzy
Re: CD4095 - wyzwalanie zboczem
Niekoniecznie, ale niewiele brakuje. W przypadku ukladow cyfrowych dodanim zboczem jest zmiana stanu logicznego z niskiego na wysoki. Poziomy gwarantujace odpowiednie stany zaleza od napiecia zasilania i sa podane we wskazanym pdf'ie.... ale czy gdyby napięcie się zmieniło od np. z 1/3 do 2/3 wartości napięcia zasilającego to czy układ został by wyzwolony?
Dla VCC=5V mamy: L=0-1.5V, H=3.5-5V co odpowiada 30% i 70% VCC,wobec proponowanych 33% i 66%.
Podane w PDF`ie napięcia z całą pewnością dotyczą wejść bramek AND oraz wejść S i R które są wyzwalane poziomem. Czy w przypadku CLK który jest wyzwalany zboczem napewno tak jest ?
Uważam że dane w tabeli odnośnie poziomów nie są dokładne dlatego że jeżeli poziom niski ma miejsce przy napięciu <1,5V a wysoki >3,5V świadczyło by to o tym że jest to układ Schmitta (z histerezą), a tak nie jest. Wynika z tego że gdzieś w przedziale pomiędzy 1,5V a 3,5V jest granica w której układ zmienia swój stan. Ale jak to wszystko się ma do wejścia CLK ?
Uważam że dane w tabeli odnośnie poziomów nie są dokładne dlatego że jeżeli poziom niski ma miejsce przy napięciu <1,5V a wysoki >3,5V świadczyło by to o tym że jest to układ Schmitta (z histerezą), a tak nie jest. Wynika z tego że gdzieś w przedziale pomiędzy 1,5V a 3,5V jest granica w której układ zmienia swój stan. Ale jak to wszystko się ma do wejścia CLK ?
Podane napiecia V_ih i V_il to progi napiec dla wszystkich wejsc ukladu - takze dla CLK, bo to jest wejscie cyfrowe, tak jak i pozostale wejscia i w tym ukladzie i w innych z serii CMOS 4000.
Niektorzy producenci pisza w specyfikacjach wprost "HIGH to LOW transition", "LOW to HIGH transition" aby okreslic odpowiednie zbocze. Dziura 1.5V-3.5V nie swiadczy o histerezie - tak jak napisales trzeba pokonac pewna granice, tzn wystartowac na pewno ponizej, a skonczyc na pewno powyzej.
Niektorzy producenci pisza w specyfikacjach wprost "HIGH to LOW transition", "LOW to HIGH transition" aby okreslic odpowiednie zbocze. Dziura 1.5V-3.5V nie swiadczy o histerezie - tak jak napisales trzeba pokonac pewna granice, tzn wystartowac na pewno ponizej, a skonczyc na pewno powyzej.
Kto jest online
Użytkownicy przeglądający to forum: Google [Bot] i 15 gości