NAND i NOR

[yang20@tlen.pl]

Wiem, ze to straszna lipa pytac o taka rzecz, ale naprawde nie mam czasu tego nigdzie szukac...i nie mam tez na to ochoty.Mam nadzieje, ze mi pomozecie. Chce sie dowiedziec, jaki stan logiczny posiadaja wejscia bramek NAND i NOR TTL nigdzie nie podlaczone, najlepiej uzasadnic to na podstawie ich budowy wewnetrzenj.
Z gory przepraszam tych wszystkich ktorzy dostali teraz bialej goraczki i chca mnie rozwalic...
Pozdrawiam.

[mateo19851]

Ogólnie w technice TTL jest tak że jak nóżka nie jest podpięta do czegoś to jest wtedy "wisząca" jedynka czyli stan logiczny wysoki (H).
A uzasadnienie na podstawie budowy sam to zrób Jak zobaczysz schemat ideowy bramki nand to z tego już wszystko wynika!!

[Wojtek]

Wiem, ze to straszna lipa pytac o taka rzecz, ale naprawde nie mam czasu tego nigdzie szukac...i nie mam tez na to ochoty.Mam nadzieje, ze mi pomozecie. Chce sie dowiedziec, jaki stan logiczny posiadaja wejscia bramek NAND i NOR TTL nigdzie nie podlaczone, najlepiej uzasadnic to na podstawie ich budowy wewnetrzenj.
Z gory przepraszam tych wszystkich ktorzy dostali teraz bialej goraczki i chca mnie rozwalic...
Pozdrawiam.

Po to jest to forum aby pytać, ale trochę ochoty trzeba mieć aby postarać się poszukać informacji samemu - można np użyć www.google.pl . Tak jak Ci napisał mateo19851 jest to stan wysoki, a wynika z faktu polaryzacji tranzystora wejściowego, co widać na rysunku: