Zainteresowal mnie cykl artykulow w EdW na temat DDC.
Moje pytenie brzmi:
Jesli mam 14-sto bitowy przetwornik A/C i sygnal analogowy o czestotliwosci do 3 kHz, to z jaka minimalna czestotliwoscia musialbym probkowac ten sygnal, aby roznica pomiedzy wartosciami kolejnych probek dala sie zapisac jako 7 bitow plus 1 bit na znak lub w troche krocej. Moze sa na to jakies wzory?
Prosze o odpowiedz.
Dziekuje.
Aktyw Forum
Zarejestruj się na forum.ep.com.pl i zgłoś swój akces do Aktywu Forum. Jeśli jesteś już zarejestrowany wystarczy, że się zalogujesz.
Sprawdź punkty Zarejestruj sięPytanie o Direct Digital Chain
Moderatorzy:Jacek Bogusz, Moderatorzy
Kto jest online
Użytkownicy przeglądający to forum: Obecnie na forum nie ma żadnego zarejestrowanego użytkownika i 14 gości