Znaleziono 2 wyniki
- 12 cze 2007, o 19:41
- Forum: PLD/FPGA i inne zagadnienia techniki cyfrowej
- Temat: VHDL / Verilog - model behavioralny
- Odpowiedzi: 4
- Odsłony: 6084
- 12 cze 2007, o 00:23
- Forum: PLD/FPGA i inne zagadnienia techniki cyfrowej
- Temat: VHDL / Verilog - model behavioralny
- Odpowiedzi: 4
- Odsłony: 6084
VHDL / Verilog - model behavioralny
Witam, potrzebuję pomocy w konwersji kodu z VHDL'a na VERILOGA układu sn74ls592 : http://focus.ti.com/lit/ds/symlink/sn74ls592.pdf Oto poprawny kod w VHDL'u: library IEEE; use IEEE.STD_LOGIC_1164.all; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity ls592 is Port ( DIN : in std_...