Znaleziono 8 wyników
- 12 mar 2006, o 23:41
- Forum: PLD/FPGA i inne zagadnienia techniki cyfrowej
- Temat: vhdl problem
- Odpowiedzi: 17
- Odsłony: 14506
Rozumiem co to jest VHDL i do czego sluzy. Jak Pan napisal, na podstawie opisu tworzony jest uklad logiczny. Tylko ze synchroniczne elementy tego ukladu musza byc taktowane jakims zegarem, prawda? I z tego co zrozumialem do tego sluzy sygnal podawany na GCLK1 badz 2, czy tak? A moze to jest jakos in...
- 9 mar 2006, o 23:04
- Forum: PLD/FPGA i inne zagadnienia techniki cyfrowej
- Temat: vhdl problem
- Odpowiedzi: 17
- Odsłony: 14506
To jest caly kod, chcialem po prostu sprawdzic jak wyglada taktowanie ukladu za pomoca przycisku. Przez taktowanie ukladu rozumiem ze po nacisnieciu przycisku nastepna instrukcja w kodzie zostanie wykonana. Stad to podwojne przypisanie - chcialem zobaczyc najpierw jeden znak na wyswietlaczu a po nac...
- 1 mar 2006, o 17:27
- Forum: PLD/FPGA i inne zagadnienia techniki cyfrowej
- Temat: vhdl problem
- Odpowiedzi: 17
- Odsłony: 14506
Hmm.. Napisalem wiec sobie taki krotki program zeby sprawdzic jak dziala taktowanie ukladu za pomoca przycisku SW2. Wyjscie CLK_OUT przypisalem do pinu 4 i... nie dziala :( Wyglada to tak jakby uklad byl taktowany za pomoca sygnalu generowanego wewnatrz PLD a nie za pomoca przycisku SW2. Czemu tak j...
- 24 lut 2006, o 20:56
- Forum: PLD/FPGA i inne zagadnienia techniki cyfrowej
- Temat: vhdl problem
- Odpowiedzi: 17
- Odsłony: 14506
Aha, czyli w ZL1PLD to dziala tak ze sygnal zegarowy generowany jest wewnatrz ukladu i jest wyprowadzany wyjsciem CLK_OUT do wejscia GCLK1, tak? Skad wiadomo jaka jest czestotliwosc tego sygnalu? Czy zawsze sygnal generowany wewnatrz ukladu bedzie dostepny na pinie 4 (CLK_OUT) tak jak na rys. 6.10? ...
- 22 lut 2006, o 22:55
- Forum: PLD/FPGA i inne zagadnienia techniki cyfrowej
- Temat: vhdl problem
- Odpowiedzi: 17
- Odsłony: 14506
OK, dziekuje. Teraz wszystko jest jasne :) [ Dodano : 23-02-2006, 19:18 ] Mam jeszcze jedno pytanie. Tym razem o sygnal zegarowy. Jak to wyglada w EPM7128? Jest wewnetrzny? JEsli tak to czy jest do niego jakis dostep (zeby na przyklad odmierzac czas)? Do czego sluza piny GCLK1 i GCLK2? Czy moze do p...
- 22 lut 2006, o 17:59
- Forum: PLD/FPGA i inne zagadnienia techniki cyfrowej
- Temat: vhdl problem
- Odpowiedzi: 17
- Odsłony: 14506
Dziekuje za odpowiedz :) Ksiazke znam, dzieki niej w sumie zaczalem zabawe z VHDL. Wlasnie widze ten przyklad z wykorzystaniem biblioteki STD_LOGIC_UNSIGNED. To powinno zoptymalizowac kod. Nie rozumiem jednak do konca idei tego sygnalu zegarowego. Wg ksiazki (str 199) styki przelacznika SW2 sa dolac...
- 21 lut 2006, o 15:20
- Forum: PLD/FPGA i inne zagadnienia techniki cyfrowej
- Temat: vhdl problem
- Odpowiedzi: 17
- Odsłony: 14506
- 21 lut 2006, o 12:12
- Forum: PLD/FPGA i inne zagadnienia techniki cyfrowej
- Temat: vhdl problem
- Odpowiedzi: 17
- Odsłony: 14506
vhdl problem
Witam, Jestem poczatkujacy w VHDL. Korzystam z zestawu uruchomieniowego ZL1PLD wydawnictwa BTC. Pisze prosty licznik ktory po nacisnieciu klawisza zwieksza swoja wartosc. Wartosc wyswietlana jest na wyswietlaczu LED. Oto kod: library IEEE; use IEEE.STD_LOGIC_1164.all; entity counter is port ( plus: ...