Znaleziono 4 wyniki
- 30 sty 2018, o 20:10
- Forum: PLD/FPGA i inne zagadnienia techniki cyfrowej
- Temat: NIOS II, MAXimator, kurs w EP 12/2017
- Odpowiedzi: 8
- Odsłony: 6935
Re: NIOS II, MAXimator, kurs w EP 12/2017
Nie wiem skąd może to wynikać, bo schemat jest zgodny z tym zamieszczonym wyżej ale Platform Designer (Qsys) zgłasza ostrzeżenie: Warning: Ingoring duplicate connection CLK.clk_reset/CPU.reset U mnie taki warning pokazał się tylko raz, przy otwieraniu Pana projektu. Potem zapisałem projekt w Platfo...
- 16 sty 2018, o 01:06
- Forum: PLD/FPGA i inne zagadnienia techniki cyfrowej
- Temat: NIOS II, MAXimator, kurs w EP 12/2017
- Odpowiedzi: 8
- Odsłony: 6935
Re: NIOS II, MAXimator, kurs w EP 12/2017
Witam, W momencie pisania (nie wydania) artykułu najnowszą wersją Quartusa było 17.0.2 (jest o tym informacja w artykule - w ramce). Niestety trudno jest przewidzieć kiedy wyjdzie aktualizacja środowiska i jakie będą w niej zmiany, tym bardziej w kontekście wciąż świeżej fuzji (przejęcia firmy Alter...
- 28 gru 2017, o 23:08
- Forum: PLD/FPGA i inne zagadnienia techniki cyfrowej
- Temat: NIOS II, MAXimator, kurs w EP 12/2017
- Odpowiedzi: 8
- Odsłony: 6935
Re: NIOS II, MAXimator, kurs w EP 12/2017
Powyżej widok prawidłowego systemu. Proszę dokładnie porównać wszystkie połączenia - jeśli dalej coś będzie nie tak to będziemy wspólnie szukać przyczyny problemów.
- 27 gru 2017, o 23:25
- Forum: PLD/FPGA i inne zagadnienia techniki cyfrowej
- Temat: NIOS II, MAXimator, kurs w EP 12/2017
- Odpowiedzi: 8
- Odsłony: 6935
Re: NIOS II, MAXimator, kurs w EP 12/2017
Witam serdecznie, Wygląda na to, że w którymś momencie coś poszło nie tak, być może jedno błędne połączenie itp. W Eclipse odczyt timestamp i system ID musi przebiegać poprawnie - jeśli tak nie jest to problem tkwi we wcześniejszych krokach. Czy programator na pewno jest wybrany prawidłowo? Prosiłby...