Znaleziono 4 wyniki
- 28 cze 2011, o 17:41
- Forum: PLD/FPGA i inne zagadnienia techniki cyfrowej
- Temat: zaprojektowac rejestr szreregowo rownolegly
- Odpowiedzi: 8
- Odsłony: 18464
Re: zaprojektowac rejestr szreregowo rownolegly
w EX-ORze te same stany daja 0, tak?
- 28 cze 2011, o 15:14
- Forum: PLD/FPGA i inne zagadnienia techniki cyfrowej
- Temat: zaprojektowac rejestr szreregowo rownolegly
- Odpowiedzi: 8
- Odsłony: 18464
Re: zaprojektowac rejestr szreregowo rownolegly
tak napewno moze byc?a np gdy q bedzie 0 i bede chcial w postaci prostej czyli podam 0, z EX-ORa wyjdzie mi 1 czyli zanegowane
- 28 cze 2011, o 14:15
- Forum: PLD/FPGA i inne zagadnienia techniki cyfrowej
- Temat: zaprojektowac rejestr szreregowo rownolegly
- Odpowiedzi: 8
- Odsłony: 18464
Re: zaprojektowac rejestr szreregowo rownolegly
dziekuje Ci za odpowiedz. Czy czasem przy uzyciu bramki EX-OR gdy na wyjsciu Q bedzie 1 i podamy 1 to nie wyjdzie w formie zanegowanej? A moze bylbys chetny podjecia sie zrobienia tego ukladu oczywiscei za $$$?
pozdrawiam
pozdrawiam
- 27 cze 2011, o 21:09
- Forum: PLD/FPGA i inne zagadnienia techniki cyfrowej
- Temat: zaprojektowac rejestr szreregowo rownolegly
- Odpowiedzi: 8
- Odsłony: 18464
zaprojektowac rejestr szreregowo rownolegly
witam mam za zadania zbudowac rejestr szeregowo równoległy 3-biotwy na przerzutnikach JK z mozliwoscia wyprowadzania informacji do dwóch odbiorników w postaci normalnej lub zanegowanej. uklad rejestru mam zbudowany jak na zalaczniku, natomiast mam problem z wprowadzeniem mozliwosci wyprowadzania inf...