Znaleziono 2 wyniki
- 14 kwie 2009, o 21:07
- Forum: PLD/FPGA i inne zagadnienia techniki cyfrowej
- Temat: Verilog - problem z nietypowym multiplekserem
- Odpowiedzi: 2
- Odsłony: 4259
Dziękuje bardzo za pomoc i kompiluje się bez błędu pomimo iż jest to moduł podrzędny, dane FPGA maja być tylko danymi dla matrycy LCD generowanymi przez FPGA czyli zgodnie z Twoimi założeniami mogą to być dowolne dane gdyż na select=0 wyświetlanie będzie wyłączone a tylko ARM będzie zapisywał dane d...
- 13 kwie 2009, o 12:06
- Forum: PLD/FPGA i inne zagadnienia techniki cyfrowej
- Temat: Verilog - problem z nietypowym multiplekserem
- Odpowiedzi: 2
- Odsłony: 4259
Verilog - problem z nietypowym multiplekserem
Witam Jako iż dopiero zaczynam zabawę z tym językiem pojawił mi się problem potrzebuję zrobić nietypowy multiplekser gdyż - ma on być 16bitowy przy czym chcę sprawić aby przy wyborze SELECT raz mi dane przechodziły z daneARM do danePAMIECI, a przy niewybranym SELECT kierunek odwrotny czyli z danePAM...